Решение для интегрированных проектов «печатная плата – ПЛИС» с двусторонним обменом информацией и автоматическим отслеживанием изменения информации как в ПЛИС, так и на печатной плате, а также с возможностью загрузки расстановки выводов ПЛИС, генерации символов и добавления символов в схему проекта печатной платы.
Cadence FPGA System Planer – это мощное средство для создания проектов на базе ПЛИС, включающее в себя все необходимые инструменты по назначению и оптимизации выводов, обеспечения высокой трассировочной способности устройств с применением ПЛИС на печатных платах. FPGA System Planer значительно сокращает время на отладку сложных проектов с несколькими многовыводными ПЛИС благодаря сквозному проектированию на системном уровне, автоматической маршрутизации и оптимизации связей, высокой степени защиты от ошибок ручного проектирования.
Рис.1 FPGA System Planner тесно интегрируется в процессы сквозного проектирования печатных плат и обладает встроенной системой проверки правил проектирования
В помощь разработчикам ПЛИС FPGA System Planner поставляется с набором библиотек устройств FPGA. Эти библиотеки содержат в себе в том числе посадочные места под корпуса ПЛИС и могут быть использованы в OrCAD и Allegro PCB Editor для трассировки печатной платы, при этом ускоряется процесс оптимального размещения компонентов ПЛИС на печатной плате. Разработчики экономят время на определение структурных связей внутри самой ПЛИС, а также встраивания ПЛИС в общую систему. FPS позволяет на основе интерфейсов, например, DDR2, DDR3 и PCI Express соединять ПЛИС с модулями памяти DIMM или соединять ПЛИС между собой.
Библиотека компонентов FPGA, поставляемая с FPS, содержит в себе модели устройств FPGA на основе электрических и физических правил, определенных производителями этих ПЛИС. Эти модели используются на этапе формирования структуры вводов и выводов ПЛИС со строгой зависимостью от ограничений, накладываемых производителем. Ограничения могут касаться выбора блока данных, его распределения, контроля SSO, управления буфером драйвера, эталонных значений напряжения на входах-выходах и т.д. Во время компиляции OrCAD System FPGA Planner автоматически выверят тысячи комбинаций этих правил для оптимального назначения выводов ПЛИС и точности сигналов.
Рис.2 FPS позволяет оптимизировать связи между несколькими ПЛИС на печатной плате и другими компонентами
FPS решает задачу оптимального размещения ПЛИС на печатной плате с учетом ее связей с другими компонентами. На основании пользовательских настроек проекта, доступных ресурсов ПЛИС, ограничений от производителей и других немаловажных факторов FPS распределяет выводы максимально эффективно с точки зрения трассировки платы.
FPS содержит свою встроенную систему проверки правил разработки ПЛИС (DRC). Она снижает вероятность формальных ошибок разработчиков в вопросах формирования системы выводов, определения допустимых нагрузок по напряжению и т.д.
FPS поддерживает интерфейсы с программными продуктами фирм-производителей ПЛИС. Программа генерирует и читает файлы внешних приложений, содержащие ограничения на назначение выводов. Эта возможность позволяет разработчикам формировать расстановку выводов согласно функциональным потребностям в ПЛИС. Передача информации от FPS в другие САПР по разработке программируемой логики позволяет задействовать дополнительные ресурсы в обеспечении качества разработки.
Почему FPGA System Planner?
- Масштабируемое и высокорентабельное решение, тесно интегрированное в сквозной цикл проектирования печатных плат Allegro и OrCAD.
- Сокращает время на оптимизацию выводов, ускоряет сроки проектирования ПП
- Минимизирует число формальных ошибок разработки ПЛИС и создания топологии печатных плат на их основе
- Снижает количество слоев печатной платы, необходимых для корректной трассировки ПЛИС за счет оптимизации выводов
- Сокращает время на прототипирование специализированных микросхем (ASIC) на основе FPGA
- Тесная интеграция с программами от производителей ПЛИС
- Оптимизация выводов ПЛИС после и во время трассировки интерфейсов и сигналов на ПЛИС
- Быстрое создание интерфейсов, таких как DDR2, DDR3 и PCI Express, использование их для связи между FPGA и модулями DIMM
- Простая и понятная работа с дифференциальными сигналами и питанием
- Большой набор библиотек с отлаженными настройками устройств FPGA на основе электрических правил и правил оптимизации выводов от производителей
Поддерживаемые архитектуры:
- Altera®
- Stratix® II
- Stratix II-GX
- Stratix III - GX
- Stratix IV
- Xilinx®
- CoolRunner™ II
- CoolRunner XPLA3
- Spartan®-3
- Spartan-3A
- Virtex®-4
- Virtex-5